|
Vyučující
|
|
|
|
Obsah předmětu
|
1.Úvod do digitálních systémů, číselné soustavy 2.Boolova algebra, logická hradla a funkce 3.Kombinační obvody, třístavové obvody 4.Sekvenční obvody a další logické bloky 5.Registry, čítače, paměti 6.Konečné stavové automaty 7.Úvod programovacího jazyka VHDL 8.Typická struktura modulu VHDL, operátory, atributy, podmínkové konstrukce 9.Realizace kombinačních a sekvenčních obvodů v jazyku VHDL 10.Syntéza obvodů, omezení při návrhu, časová simulace 11.Propojení programovatelného logického obvodu s AD-DA převodníky 12.Zpracovaní digitálních signálů I. 13.Zpracovaní digitálních signálů II.
|
|
Studijní aktivity a metody výuky
|
Přednášení, Monologická (výklad, přednáška, instruktáž), Nácvik dovedností, Laborování
- Domácí příprava na výuku
- 40 hodin za semestr
- Příprava na zkoušku
- 45 hodin za semestr
- Kontaktní výuka
- 35 hodin za semestr
|
|
Výstupy z učení
|
Cílem předmětu je seznámit studenty s programovatelnými logickými obvody a s jejich využitím při návrhu digitálních obvodů. První část přednášek je věnována teoretickému základu, zejména logickým obvodům a jejich minimalizaci. Dále je důraz kladen na algoritmizaci, která umožní pochopit návrh dílčích celku a celých systémů a také strukturu programovacího jazyka VHDL. Druhá část je zaměřena na programovatelná hradlová pole a jejich využití při zpracování digitálního signálu. Cvičení umožní pochopení a prohloubení získaných teoretických znalostí při praktických realizacích. Požadavky, které sdělí vyučující na první přednášce: účast na cvičeních je povinná, tolerují se dvě absence, k zápočtu třeba splnit půlsemestrální a semestrální test.
Studenti se dovedou orientovat v problematice programovatelných logických polí.
|
|
Předpoklady
|
Seznámit studenty se základy HDL: VHDL, Verilog a základními postupy při návrhu, dále principy, architekturou a aplikacemi programovatelných logických součástek (PLD)-FPGA, hradlových polí. Důraz je kladen zejména na návrh aplikací schematicky, v jazyku VHDL i Verilog - od syntézy, přes testování, debugging a simulaci až po implementaci do cílového obvodu. V praktické části je několik úloh: Měřič rychlosti reakce člověka na světelný signál (7segment dekodér, čítače, PLL, FSM) propojení ADC a DAC na 40Msps na rozšiřující kartě AD a DA, modulátor AM s kontrolou výstupu osciloskopem i rozhlasovým přijímačem. Číslicový filtr FIR v pásmu MHz, kontrola funkce osciloskopem a spektrálním analyzátorem. Student získá přehled o možnostech a způsobech využití programovatelných logických obvodů a VHDL popisu návrhu.
|
|
Hodnoticí metody a kritéria
|
Ústní zkouška, Písemná zkouška, Posouzení zadané práce, Analýza výkonu studenta
Student musí v průběhu semestru i při závěrečné zkoušce prokázat porozumění řešeným problémům v rozsahu probrané látky.
|
|
Doporučená literatura
|
-
Kanilo, K. VHDL for Programmable Logic.. New York, 1996.
-
Kolouch, J. Programovatelné logické obvody : přednášky. Brno, 2002. ISBN 80-214-2196-7.
-
Kolouch, J. Programovatelné logické obvody a návrh jejich aplikací v jazycích ABEL a VHDL : počítačové cvičení.. Brno, 2002. ISBN 80-214-2197-5.
-
Pinker, J., Poupa, M. Číslicové systémy a jazyk VHDL. Praha, 2006. ISBN 80-7300-198-5.
|