|
Vyučující
|
|
|
|
Obsah předmětu
|
1. Úvod do digitálních systémů, číselné soustavy, kombinační a sekvenční obvody 2. Seznámení s programovatelnými logickými obvody a popis architektury FPGA 3. Seznámení s vývojovém kitem a prostředím, logické funkce 4. Vytvoření prvního návrhu pro FPGA, sčítačka pomocí diagramu 5. Úvod programovacího jazyka VHDL, sčítačka pomocí VHDL 6. Rozšíření znalostí jazyka VHDL 7. Možností ladění a využití IP komponent, aplikace fázového závěsu PLL 8. Generování harmonického signálu s využitím NCO, filtrace signálu pomocí FIR filtru 9. Využití analogově-digitálních a digitálně-analogových převodníku pro zpracování a generování signálů v FPGA 10. Simulace logických obvodů 11. Samostatná práce na semestrální práci a konzultace 12. Samostatná práce na semestrální práci a konzultace
|
|
Studijní aktivity a metody výuky
|
Přednášení, Monologická (výklad, přednáška, instruktáž), Metody práce s textem (učebnicí, knihou), Metody samostatných akcí, Nácvik dovedností, Laborování
- Domácí příprava na výuku
- 40 hodin za semestr
- Příprava na zkoušku
- 45 hodin za semestr
- Kontaktní výuka
- 35 hodin za semestr
|
|
Výstupy z učení
|
Cílem předmětu je seznámit studenty s programovatelnými hradlovými poli (FPGA ? Field Programmable Gate Arrays). První polovina semestru je věnována teoretickému základu, logickým obvodům, dále seznámení se s používaným vývojovým kitem a softwarovým prostředím. Druhá část semestru klade důraz zejména na praktický návrh aplikace v oblasti signálového zpracování v pásmu MHz. A to s využitím vývojkového kitu s AD a DA převodníky v kooperaci s laboratorním vybavením (generátor funkcí, osciloskop, spektrální analyzátor). Tato cvičení umožní pochopení a prohloubení získaných teoretických znalostí při praktických realizacích.
Student získá základní přehled o možnostech využití a návrhu aplikací pro programovatelná hradlová pole v jazyce VHDL.
|
|
Předpoklady
|
nespecifikováno
|
|
Hodnoticí metody a kritéria
|
Ústní zkouška, Písemná zkouška, Posouzení zadané práce, Analýza výkonu studenta, Obhajoba vlastního projektu
Student musí v průběhu semestru i při závěrečné zkoušce prokázat porozumění řešeným problémům v rozsahu probrané látky.
|
|
Doporučená literatura
|
-
Kolouch, J. Programovatelné logické obvody a návrh jejich aplikací v jazycích ABEL a VHDL : počítačové cvičení.. Brno, 2002. ISBN 80-214-2197-5.
-
Krejčí, T. Elektronická opora k předmětu: Programovatelná hradlová pole. 2024.
-
Pang, A. and Membrey, P. Beginning FPGA: programming metal, your brain on hardware. Technology in action series. ISBN 978-1-4302-6247-3.
-
Pinker, J. a Poupa, M. Číslicové systémy a jazyk VHDL. Praha: BEN ? technická literatura, 2006. ISBN 80-7300-198-5.
-
U?nsalan, C. and Tar, B. Digital system design with FPGA: implementation using Verilog and VHDL. University, Bora Tar, The Ohio State University. New York: McGraw-Hill Education, 2017. ISBN 9781259837906.
|