Diplomová práce se zabývá návrhem digitální části přijímače systému ADS-B (Automatic Dependent Surveillance Broadcast). Hlavním cílem diplomové práce je implementace řetězce signálového zpracování, od digitalizace signálu po distribuci přijaté zprávy pomocí ethernetu, na programovatelném hradlovém poli (FPGA Field Programmable Gate Array) s integrovaným procesorem ARM (Acorn RISC Machine), tzv. System On Chip (SoC). Řetězec signálového zpracování je modelován v prostředí MATLAB (Matrix Laboratory), dosažené výsledky jsou využity pro praktickou realizaci v SoC. Implementace v SoC je ověřena pomocí generovaného signálu ADS-B zprávy na vstup analogově digitálního převodníku.
Anotace v angličtině
This thesis deals with a design of digital part of the receiver system ADS-B (Automatic Dependent Surveillance Broadcast). The main goal of the thesis is implementation of signal processing chain, from digitization of the signal to the distribution of the received message using Ethernet, in programmable gate array (FPGA Field Programmable Gate Array) with an integrated ARM processor (Acorn RISC Machine), so-called System On Chip (SoC). Signal processing chain is modeled in MATLAB (Matrix Laboratory), obtained simulation results are used for practical implementation of the SoC. The implementation of the SoC is verified using the generated signal with ADS-B messages. This signal is used to drive analogue-to-digital converter.
Diplomová práce se zabývá návrhem digitální části přijímače systému ADS-B (Automatic Dependent Surveillance Broadcast). Hlavním cílem diplomové práce je implementace řetězce signálového zpracování, od digitalizace signálu po distribuci přijaté zprávy pomocí ethernetu, na programovatelném hradlovém poli (FPGA Field Programmable Gate Array) s integrovaným procesorem ARM (Acorn RISC Machine), tzv. System On Chip (SoC). Řetězec signálového zpracování je modelován v prostředí MATLAB (Matrix Laboratory), dosažené výsledky jsou využity pro praktickou realizaci v SoC. Implementace v SoC je ověřena pomocí generovaného signálu ADS-B zprávy na vstup analogově digitálního převodníku.
Anotace v angličtině
This thesis deals with a design of digital part of the receiver system ADS-B (Automatic Dependent Surveillance Broadcast). The main goal of the thesis is implementation of signal processing chain, from digitization of the signal to the distribution of the received message using Ethernet, in programmable gate array (FPGA Field Programmable Gate Array) with an integrated ARM processor (Acorn RISC Machine), so-called System On Chip (SoC). Signal processing chain is modeled in MATLAB (Matrix Laboratory), obtained simulation results are used for practical implementation of the SoC. The implementation of the SoC is verified using the generated signal with ADS-B messages. This signal is used to drive analogue-to-digital converter.
Navrhněte digitální část přijímače systému ADS-B 1090ES na programovatelném hradlovém poli, které má hardwarově implementovaný procesor ve svém pouzdře (tzv. FPGA System On Chip). Přenosový řetězec bude končit rozkódováním typu přijaté zprávy.
V teoretické části bude popsán přenosový řetězec od analogově digitálního převodníku po dekódování konkrétního typu datové zprávy, návrh filtrů potřebných pro zpracování signálu, formát datové zprávy systému ADS-B 1090ES a detekce dané datové zprávy. Teoretická část bude dále obsahovat vypočet dynamiky přenosového řetězce, nastavení hradlového pole pomocí procesoru a interní propojení hradlového pole a procesoru pomocí sběrnice AXI.
V praktické části bude přijímací řetězec simulován v programu MATLAB tak, aby bylo možné výsledky simulace jednotlivých komponent využít pro implementaci v hradlovém poli. Dále bude provedena implementace přenosového řetězce pomocí FPGA SOC. Detekovaná zpráva bude následně přenesena do počítače pomocí ethernetu.
Zásady pro vypracování
Navrhněte digitální část přijímače systému ADS-B 1090ES na programovatelném hradlovém poli, které má hardwarově implementovaný procesor ve svém pouzdře (tzv. FPGA System On Chip). Přenosový řetězec bude končit rozkódováním typu přijaté zprávy.
V teoretické části bude popsán přenosový řetězec od analogově digitálního převodníku po dekódování konkrétního typu datové zprávy, návrh filtrů potřebných pro zpracování signálu, formát datové zprávy systému ADS-B 1090ES a detekce dané datové zprávy. Teoretická část bude dále obsahovat vypočet dynamiky přenosového řetězce, nastavení hradlového pole pomocí procesoru a interní propojení hradlového pole a procesoru pomocí sběrnice AXI.
V praktické části bude přijímací řetězec simulován v programu MATLAB tak, aby bylo možné výsledky simulace jednotlivých komponent využít pro implementaci v hradlovém poli. Dále bude provedena implementace přenosového řetězce pomocí FPGA SOC. Detekovaná zpráva bude následně přenesena do počítače pomocí ethernetu.
Seznam doporučené literatury
ŠŤASTNÝ, Jakub. FPGA prakticky: realizace číslicových systémů pro programovatelná hradlová pole. 1. vyd. Praha: BEN - technická literatura, 2010, 199 s. ISBN 978-80-7300-261-9.
BEZOUŠEK, Pavel a Pavel ŠEDIVÝ. Radarová technika. Vyd. 1. Praha: Vydavatelství ČVUT, 2004, vi, 217 s. ISBN 80-01-03036-9.
Radar Handbook ; editor in Chief M. I. Skolnik. 2. ed. New York: McGraw-Hill Publishing Company, 1990
Seznam doporučené literatury
ŠŤASTNÝ, Jakub. FPGA prakticky: realizace číslicových systémů pro programovatelná hradlová pole. 1. vyd. Praha: BEN - technická literatura, 2010, 199 s. ISBN 978-80-7300-261-9.
BEZOUŠEK, Pavel a Pavel ŠEDIVÝ. Radarová technika. Vyd. 1. Praha: Vydavatelství ČVUT, 2004, vi, 217 s. ISBN 80-01-03036-9.
Radar Handbook ; editor in Chief M. I. Skolnik. 2. ed. New York: McGraw-Hill Publishing Company, 1990
Přílohy volně vložené
1 CD ROM
Přílohy vázané v práci
ilustrace, schémata
Převzato z knihovny
Ne
Plný text práce
Přílohy
Posudek(y) oponenta
Hodnocení vedoucího
Záznam průběhu obhajoby
Diplomová práce je členěna do 7 kapitol, a to včetně úvodu a závěru, které na sebe logicky navazují. Stylistická i grafická úroveň práce je na velmi dobré úrovni.
Student odpovídajícím způsobem zpracoval téma dle zadání. Využití diplomové práce je vhodné pro další výzkumné aktivity na Katedře elektrotechniky, dále tato práce může sloužit jako zdroj informací při návrhů řešení založených na SOC.
Zkoušený zodpověděl všechny dotazy a připomínky členů komise. Komisí byla práce hodnocena klasifikací výborně. Hodnocení odpovědí na otázky z odborných předmětů odpovídá celkovému výsledku zkoušky výborně.
Diplomová práce byla navržena na Studentskou cenu rektora II. stupně.