V diplomové práci je řešena problematika vlastního vývojového prostředí pro tvorbu logických obvodů pro vývojové kity. Výsledná aplikace bude sloužit jako grafický nástroj, tzv. diagram designer, pro tvorbu logických obvodů. Konkrétně se bude jednat o vývojové kity z rodiny Intel Cyclone FPGA. Aplikace bude pro svou činnost používat prostředí Intel Quartus a předefinované Verilog moduly. Dále bude umožňovat vytváření vlastních uživatelských bloků, projektů a praktické odzkoušení na vybraném vývojovém kitu.
Anotace v angličtině
In this diploma thesis addresses the issue of own development environment for the creation of logic circuits for development kits. The resulting application will serve as a graphical tool, the so-called diagram designer, for the creation of logic circuits. Specifically, these will be development kits from the Intel Cyclone FPGA family. The application will use Intel Quartus and predefined Verilog modules for its operations. It will also allow the creation of custom user blocks, projects, and practical testing on a selected development kit.
Development environment, logic circuit, Intel Quartus, development kit, Verilog, C#, FPGA, Cyclone
Rozsah průvodní práce
72 s.
Jazyk
CZ
Anotace
V diplomové práci je řešena problematika vlastního vývojového prostředí pro tvorbu logických obvodů pro vývojové kity. Výsledná aplikace bude sloužit jako grafický nástroj, tzv. diagram designer, pro tvorbu logických obvodů. Konkrétně se bude jednat o vývojové kity z rodiny Intel Cyclone FPGA. Aplikace bude pro svou činnost používat prostředí Intel Quartus a předefinované Verilog moduly. Dále bude umožňovat vytváření vlastních uživatelských bloků, projektů a praktické odzkoušení na vybraném vývojovém kitu.
Anotace v angličtině
In this diploma thesis addresses the issue of own development environment for the creation of logic circuits for development kits. The resulting application will serve as a graphical tool, the so-called diagram designer, for the creation of logic circuits. Specifically, these will be development kits from the Intel Cyclone FPGA family. The application will use Intel Quartus and predefined Verilog modules for its operations. It will also allow the creation of custom user blocks, projects, and practical testing on a selected development kit.
Development environment, logic circuit, Intel Quartus, development kit, Verilog, C#, FPGA, Cyclone
Zásady pro vypracování
Cílem diplomové práce je návrh aplikace pro vytváření jednoduchých logických obvodů pro Intel Cyclone FPGA.
Aplikace bude umožňovat nejen návrh vlastních schémat logických obvodů, ale také i vytváření uživatelských bloků pro opakované použití. Navržené schéma logického obvodu bude možné prakticky otestovat na zvoleném vývojovém kitu.
Aplikace pro svou činnost bude využívat vývojové prostředí Intel Quartus včetně předdefinovaných Verilog modulů.V teoretické části student provede rešerši podobných aplikací, dále bude podrobně popsán návrh vlastní aplikace. V praktické části student naprogramuje danou aplikaci a vytvoří ukázkové úlohy pro zvolený vývojový kit.
Zásady pro vypracování
Cílem diplomové práce je návrh aplikace pro vytváření jednoduchých logických obvodů pro Intel Cyclone FPGA.
Aplikace bude umožňovat nejen návrh vlastních schémat logických obvodů, ale také i vytváření uživatelských bloků pro opakované použití. Navržené schéma logického obvodu bude možné prakticky otestovat na zvoleném vývojovém kitu.
Aplikace pro svou činnost bude využívat vývojové prostředí Intel Quartus včetně předdefinovaných Verilog modulů.V teoretické části student provede rešerši podobných aplikací, dále bude podrobně popsán návrh vlastní aplikace. V praktické části student naprogramuje danou aplikaci a vytvoří ukázkové úlohy pro zvolený vývojový kit.
Seznam doporučené literatury
*JIVAN S. PARAB, RAJENDRA S. GAD a G. M. NAIK. Hands-on Experience with Altera FPGA Development Boards. Springer Verlag, 2017. ISBN 9788132237679.
*KOLOUCH, Jaromír. Jazyk Verilog a jeho užití při modelování a syntéze číslicových systémů: příručka. Brno: VUTIUM, 2012. ISBN 9788021445161.
*ŠŤASTNÝ, Jakub. FPGA prakticky: realizace číslicových systémů pro programovatelná hradlová pole. Praha: BEN - technická literatura, 2010. ISBN 9788073002619.
Seznam doporučené literatury
*JIVAN S. PARAB, RAJENDRA S. GAD a G. M. NAIK. Hands-on Experience with Altera FPGA Development Boards. Springer Verlag, 2017. ISBN 9788132237679.
*KOLOUCH, Jaromír. Jazyk Verilog a jeho užití při modelování a syntéze číslicových systémů: příručka. Brno: VUTIUM, 2012. ISBN 9788021445161.
*ŠŤASTNÝ, Jakub. FPGA prakticky: realizace číslicových systémů pro programovatelná hradlová pole. Praha: BEN - technická literatura, 2010. ISBN 9788073002619.
Přílohy volně vložené
1 CD ROM
Přílohy vázané v práci
-
Převzato z knihovny
Ne
Plný text práce
Přílohy
Posudek(y) oponenta
Hodnocení vedoucího
Záznam průběhu obhajoby
Dle vedoucího i oponenta byla diplomová práce zpracována na výborné úrovni. Dle vedoucího práce student navrhl a vytvořil plně funkční GUI editor pro vytváření jednoduchých logických obvodů pro Intel Cyclone FPGA. Dále aplikace umožňuje dynamicky přidávat nové komponenty vytvořené v jazyce Verilog a tvorbu grafických uživatelských komponent. Aplikace je také připravena na možné rozšíření o další vývojové kity založené na FPGA od firmy Intel. Aplikace byla otestována na ukázkových úlohách popsaných v kapitole 9. Stanovené cíle se tedy podařilo studentovi splnit v plném rozsahu a aplikace je plně funkční. Práce je zpracována přehledně. Nebyla nalezena žádná shoda s jinou prací, práce není plagiátem.
Student výborně reagoval na dotazy a připomínky vedoucího, oponenta i členů komise pro státní závěrečné zkoušky.